Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
последовательности из двух операций: • чтение регистра состояния SPSCR
при установленном бите MODF; • запись в регистр данных SPDR.bnT
доступен толь ко для чтения. При сбросе МК бит устанавливается в "0".
SPTE Бит готовности буфера передатчика к приему новых данных
Устанавливается в момент, когда предварительно загруженные в регистр
буфера передатчика данные автоматически переписываются в сдвиговый
регистр передатчика. Однако процесс передачи нового байта из сдвигового
регистра начнется только после того, как бит SPTE будет сброшен. Бит SPTE
информирует МК о том, что буфер передатчика пуст, и в него может быть
записан новый байт. Бит SPTE генерирует запрос на прерывание, если бит
SPTIE установлен. Бит SPTE сбрасывается в "0" автоматически при
выполнении операции записи в регистр данных SPDR Бит доступен только для
чтения. При сбросе МК бит устанавливается в "1".
409
8-РАЗРЯДНЫЕ МИКРОКОНТРОЛЛЕРЫ
Продолжение табл. 4.41
SPSCR | Регистр управления модуля SPI08
7 6 5 4 3 2 1 о
SPRF | ERRIE | OVRF I MODF I SPTE I MODFEN | SPR1 | SPR0
Состояние при сбросе: 08h Адрес 0011h
Имя бита Назначение бита
MODFEN Бит разрешения работы логики нарушения режима MODF 1 - работа
и установка бита MODF разрешены; 0 - работа и установка бита MODF
запрещены. Если бит MODFEN сброшен и контроллер SPI работает в режиме
ведущего, то линия SS может быть использована как обычная линия
ввода/вывода. Бит доступен для чтения и для записи. При сбросе МК
устанавливается в "0".
ELSiB-ELSiA Биты выбора скорости передачи Биты SPR1 - SPRO определяют
скорость обмена при работе контроллера в режиме ведущего. В режиме
ведомого скорость ограничена величиной f SPR1 SPRO Частота следования
Значения частоты импульсов SCK следования при f = 8 МГЦ 0 0 fBUS /2 4 МГц
0 1 fBUS /4 2 МГц 1 0 fBUS /32 250 кГц 1 1 fSUs/128 62,5 кГц
После сброса МК значения битов равны 0, т. е. выбрана максимальная
скорость обмена.
4.3.9. МОДУЛЬ ПОСЛЕДОВАТЕЛЬНОГО АСИНХРОННОГО ИНТЕРФЕЙСА SCI08
Контроллер последовательного асинхронного интерфейса SCI предназначен для
обмена с устройствами управления верхнего уровня. Модуль SCI08 обладает
следующими
характеристиками:
• поддерживает полнодуплексный режим обмена данными:
• реализует стандартный протокол асинхронного обмена с длиной кадра в 10
или 11 бит;
• подсистема передатчика реализует режим вставки бита паритета,
подсистема приемника автоматически контролирует соблюдение логики
паритета в принятом байте данных;
• позволяет программно настраивать частоту обмена, причем в формировании
сетки частот модуль таймера TIM08 не задействован; частота обмена
программируется в соответствии с формулой
г = fBUS
sa 64 ¦ NP ¦ NS
где NP = 1,3,4,13; NS = 2", n = 07; максимальная скорость обмена
составляет 131 Кбит/с;
• имеет независимые биты разрешения работы приемника и передатчика;
• генерирует запросы на прерывание с раздельными векторами по окончании
передачи байта, завершению приема очередного байта и при диагностировании
ошибок приема байта;
• генерирует 4 флага нарушения режима работы: при переполнении приемника,
при возникновении шума на линии в процессе приема, при нарушении формата
принимаемого кадра, при нарушении логики паритета; каждое из
перечисленных событий фор-
410
СЕМЕЙСТВО МК НС08 ФИРМЫ "MOTOROLA"
мирует запрос на прерывание; реализуется раздельное маскирование всех
указанных событий нарушения режима работы;
" имеет встроенные аппаратные средства для организации работы в локальной
сети;
• позволяет реализовать "замкнутый" режим работы, при котором
передаваемые данные без внешних коммутаций поступают на вход приемника;
" имеет опцию изменения полярности передаваемых данных.
Контроллер SCI08 обслуживается двумя выводами: TxD - линия передачи
данных; RxD - линия приема данных. Обслуживание модуля SCI08 является
альтернативной функцией линий порта РТЕ (см. рис. 4.44). Если бит
разрешения работы модуля ENSCI в регистре SCC1 установлен, то независимо
от значения соответствующих битов регистра направления передачи порта
ввода/вывода его линии назначаются для работы в составе контроллера
SCI08.
Принцип действия модуля SCI08 аналогичен рассмотренному принципу действия
модуля типа UART. По сравнению с рассмотренным ранее последовательным
портом МК MCS-51 модуль SCI08 отличает значительно более сложная
функциональная схема, которая реализует логику паритета, а также
диагностирует пять типов ошибок приема, позволяя существенно повысить
надежность обмена данными. Соответственно увеличилось и число регистров
специальных функций, которые обслуживают модуль. Однако протоколы обмена
и базовые алгоритмы функционирования модуля остались неизменными.
Аппаратные средства модуля SCI08 делят на две подсистемы: приемника и
передатчика. Основу каждой подсистема составляют сдвиговый регистр и
буферный регистр данных (см. рис. 4.19).
Различают два состояния подсистемы передатчика:
1) активное состояние или состояние передачи данных, которое
