Научная литература
booksshare.net -> Добавить материал -> Физика -> Цитович А.П. -> "Ядерная электроника" -> 78

Ядерная электроника - Цитович А.П.

Цитович А.П. Ядерная электроника — М.: Энергоиздат, 1984. — 408 c.
Скачать (прямая ссылка): yadernayaelektronika1984.djvu
Предыдущая << 1 .. 72 73 74 75 76 77 < 78 > 79 80 81 82 83 84 .. 166 >> Следующая


3.9.2. РАБОТА ЗУ В ИНКРЕМЕНТНОМ РЕЖИМЕ

Запоминающие устройства многоканальных анализаторов и* других приборов ядерной электроники часто работают в инкрементном режиме, когда регистрируемые события суммируются по< определенным адресам (каналам). Иначе говоря, для каждого события отыскивается свой адрес и в него добавляется +1, т. е. ЗУ эквивалентно ЛЛканальному счетчику.

191
Адресное устройство Рис. 3 61. Структурная схема ферритового запоминающего устройства (а) и временные диаграммы работы запоминающего устройства (б)

Структурная схема ферритного ЗУ, выполненного по системе ЗД и работающего в инкрементном режиме, приведена на рис. 3.61,а. Оборудование ферритового куба состоит из трех основных частей: адресного, арифметического и управляющего устройств. Структуру управляющего устройства для упрощения здесь не рассматриваем. Его задача состоит в выработке определенной последовательности управляющих сигналов после поступления кода события. Событие поступает на регистры адресного устройства в виде двоичного параллельного кода. В соответствии с этим кодом появляется единичный уровень (1) на одном из выходов каждого из дешифраторов X и Y и открываются соответствующие токовые ключи, направляющие токи в шине Xu и Yk.

Вначале происходит считывание числа, хранящегося по адресу Xuy Yu. Для этого в шины Xu и Yu подаются токи —//2 и все ферриты выбранного столбца (канала) переводятся в 0 (см. рис. 3.59). Во время перехода ферритов из 1 в 0 на считывающих обмотках соответствующих разрядных матриц возникают импульсы, которые переводят в состояние 1 триггеры арифметического устройства, являющегося комбинированным регистром — счетчиком. В исходном состоянии все триггеры арифметического устройства были в состоянии 0. Таким образом, после считывания числа все ферриты

192
выбранного адреса перешли в 0, а число переписалось в арифметическое устройство.

Следующий этап состоит в добавлении единицы к числу, хранящемуся в арифметическом устройстве. Для этого оно переводится в режим счетчика и на его вход от управляющего устройства поступает импульс +1 (рис. 3.61,6). После этой операции в арифметическом устройстве будет новое число, равное хранившемуся прежде плюс 1.

Новое число записывается по прежнему адресу, для чего в шины Хк, Yk подаются токи +//2 и токи запрета —//2 в обмотки запрета тех разрядов, где записываются нули. Токовые ключи обмоток запрета управляются соответствующими триггерами арифметического устройства.

Из временной диаграммы (рис. 3.61,6) видим, что для регистрации нового события требуется некоторое время, в течение которого производятся считывание старого числа, добавление 1 и запись нового числа. Примерно такое же время требуется и в том случае, когда необходимо только прочитать число, так как после чтения его вновь надо восстановить — записать по тому же адресу. Суммарное время считывания и перезаписи числа называют временем обращения /обр к памяти. В быстродействующих устройствах Z0Gp составляет от долей до нескольких микросекунд. Время обращения — важный параметр, он характеризует быстродействие ЗУ и часто всего прибора.

Был рассмотрен наиболее типичный инкрементный режим работы ЗУ в приборах экспериментальной ядерной физики. Возможны и другие режимы, например запись кодов чисел по определенным адресам. Такая запись характерна для ЭВМ и накопителей информации. При записи чисел также отыскивается адрес в ферри-товом кубе; число вначале в виде параллельного кода поступает в арифметическое устройство, затем переписывается в куб.

Арифметическое устройство и устройство управления не всегда бывают составной частью ЗУ, в вычислительных системах их функции обычно выполняет процессор. Адресные регистры многоканальных анализаторов могут быть частью аналого-кодовых преобразователей.

3.9.3. ПОЛУПРОВОДНИКОВЫЕ ЗУ

Полупроводниковые ЗУ наряду с ферритовыми также широко применяют для запоминания информации. Они имеют небольшое время обращения (до 50 не у биполярных схем), потребляют мало энергии, особенно МОП-структуры, имеют небольшие размеры. Плотность размещения элементов памяти в интегральных схемах достигает нескольких сотен бит на 1 мм2. В настоящее время полупроводниковые ЗУ применяют в основном там, где требуется высокое быстродействие и емкость памяти не превышает IO6 бит; устройства большей емкости выгоднее выполнять на ферритах. Полупроводниковая память используется в промежуточных накопителях

7 Зак. 1319

193
Рис. 3.62. Структура матрицы полупроводникового запоминающего устройства с пословной выборкой

информации, быстродействующих многоканальных анализаторах* а также различных автоматизированных установках с микропроцессорами.

В качестве запоминающих элементов применяют бистабильные схемы: триггеры или ячейки с емкостями памяти. Запоминающие устройства на триггерах от* носятся к статическому типу, информация в них хранится до тех пор, пока обеспечивается питание. В устройствах с ячейками памяти иа емкостях записанная информация со временем нарушается из-за стекания зарядов, поэтому предусматривается непрерывная регенерация двоичных чисел (0, 1); эти устройства относятся к динамическому типу.
Предыдущая << 1 .. 72 73 74 75 76 77 < 78 > 79 80 81 82 83 84 .. 166 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed