Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
соответствующую приведенной на рис. 8.12. Основу проекта составляет БИС
класса SOPC generic, конфигурация которой включает МП-ядро (на базе
стандартной мегафункции) и требуемую дополнительную логику: регистры
выходные (Reg_A, Reg_B и Reg_BD), входной регистр (Reg_C), буферное ОЗУ
(RAM) и автомат, управляющий работой ОЗУ (AvtRAM). Помимо БИС ПЛ схема
содержит дополнительные элементы: ИС время задающего генератора (OSC), ИС
ПЗУ конфигурации (EEPROM Config), ИС ПЗУ команд (EEPROM Instuction), ИС
аналогового коммутатора (MUX) и ИС АЦ преобразователя (ADC). Поскольку
мегафункция микроконт-
888
ПРИМЕР АВТОМАТИЗИРОВАЖОГО ПРОЕКТИРОВАНИЯ ЦИФРОВОГО УСТРОЙСТВА С
ИСПОЛЬЗОВАНИЕМ ЯЗЫКОВ ОПИСАНИЯ АППАРАТУРЫ
роллера в этом варианте реализации требует (в зависимости от скоростных
требований) от 2400 до 2860 логических ячеек, то проект потребует для
своей реализации БИС ПЛ класса не ниже 10К50. Стоимость таких БИС
превышает 80 дол. США, поэтому вариант вряд ли экономически оправдан даже
для выпуска опытной партии устройств.
2-й вариант (рис. 8.13), опирающийся на продукцию фирмы "Triscend",
потребует для своей реализации помимо БИС семейства ТЕ5 четырех схем СИС
(организация БИС семейства ТЕ5 позволяет объединить в одной БИС ПЗУ
память команд МК и память конфигурации БИС ПЛ - EEPROM). В силу специфики
организации БИС семейства ТЕ5 буферизацию данных от АЦ-преобразователя
необходимо выполнять непосредственно в памяти данных МК и ориентироваться
при этом на встроенный контроллер прямого доступа к памяти. Эта специфика
приводит к необходимости модернизации программного обеспечения
процессорного ядра. Блоки, реализуемые конфигурируемой системной логики
(CSL) кристалла ТЕ5, функционально совпадают с блоками, размещенными в
БИС ПЛ предыдущего варианта. С экономической точки зрения, основные
затраты, по-видимому, будут касаться не столько стоимости кристаллов
(стоимость БИС семейства в зависимости от тактовой частоты и числа
конфигурируемых ячеек системной логики может колебаться от 18 до 100 дол.
США), сколько стоимости покупки лицензии на САПР и загрузочного
оборудования, которое может достигать суммы порядка 650 дол. США
(минимальные затраты около 170 дол. США).
3-й вариант реализации (рис. 8.14) является самым экономичным по числу
требуемых для реализации числа микросхем. Основу схемы образуют две БИС
(БИС ADuC812 фирмы "Analog Devices" и БИС ПЛ ЕРХ10К10 фирмы "Altera").
БИС ADuC812 фирмы "Analog Devices" разработчики отнесли к классу
микропреобразователей (MicroConverter), поскольку БИС содержит на одном
кристалле микроконтроллер, память, АЦП и ЦАП. Для реализации устройства
дополнительно потребуется одна БИС конфигурационного ПЗУ (EPROM) и одна
ИС времязадающего генератора (OSC). Структура устройства,
конфигурируемого в БИС ПЛ, сохраняет элементы предыдущих вариантов. Как и
для предыдущего варианта реализации, использование прямого доступа к
памяти потребует модернизации программного обеспечения МК. Стоимость БИС
ADuC812 фирмы "Analog Devices" не превышает 12 дол. США, но и стоимость
БИС ЕРХ10К10 фирмы "Altera" близка к 20 дол. США. Приобретение средств,
сопровождающих разработку, может потребовать затрат, не превышающих 100
дол. США. Вариант имеет предопределенные характеристики по скорости
работы АЦП и экономически проигрывает следующему варианту.
4-й вариант реализации (рис. 8.15) предполагает использование в качестве
МП-ядра классической микросхемы MCS-51 (в примере БИС АТ89С51 фирмы
"Atmel") и применения БИС ПЛ ЕРХ10К10 для реализации недостающих
дискретных компонентов. Основным достоинством варианта является
возможность без каких-либо переделок использовать старое программное
обеспечение. Именно это и позволяет остановиться для дальнейшей работы на
этом варианте. Выбор для реализации 2-го или 3-го вариантов целесообразен
только в том случае, если разработчик готов потратить время и деньги на
модернизацию программного обеспечения. В связи с наличием целого ряда
особенностей при проектировании устройства на базе БИС класса SOPC после
подробного рассмотрения процедуры проектирования для выбранного варианта
реализации приведем наиболее существенные отличия в проектной
последовательности для реализации проекта на базе БИС фирмы "Triscend".
После выбора варианта реализации устройства в целом можно переходить к
детализации технического задания на проектирование БИС ПЛ.
889
ПРОЕКТИРОВАНИЕ МПС
ЕРХ 10К50
Рис. 8.12. Вариант реализации проекта на БИС ПЛ класса SOPC generic
Ain I Ain 2
MUX
ADC
data
Port С
External
Parallel
Memory
adr
data
control
OSC
T(L
TI
Int______
Reset
Triscend E502S08L
CSL
Avt DMA
Reg A
Reg С
CSlbus
Memory
Interface
Unit
System
Memory
rq,
ii
и
Reg В
Reg l
DMA
Port A
Port I
Рис. 8.13. Вариант реализации проекта на БИС ПЛ класса SOPC ТЕ5
890
ПРИМЕР АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ ЦИФРОВОГО УСТРОЙСТВА С
ИСПОЛЬЗОВАНИЕМ ЯЗЫКОВ ОПИСАНИЯ АППАРАТУРЫ
Ain 2
