Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
конфигурируемые логические блоки (для краткости принято обозначение ЛБ, в
котором конфигурируемость не обозначена, также обозначаются
конфигурируемые логические блоки и в дальнейшем). В структуру входят
также переключательные блоки ПБ и соединительные блоки СБ. Соединительные
блоки обеспечивают связи ПБ с трактами передач сигналов, проходящими
через переключательные блоки.
В сущности, это совокупность пересечений линий ввода/вывода логических
блоков с линиями, проходящими через переключательные блоки, с элементами
программируемых соединений в точках пересечений. Схема ПБ раскрыта на
рис. 7.12, б. Сигналы, поступающие по какой-либо линии в ПБ, могут быть
направлены далее по трем направлениям, что обеспечивается наличием в ПБ
показанных зачерненными квадратами схем, представленных на рис. 7.12, в.
Иными словами, сигналы могут передаваться по горизонтальным или
вертикальным линиям и переходить с одних на другие.
Ресурсы межсоединений в FPGA в полном виде показаны на рис. 7.13 на
примере микросхемы ХС4000Е фирмы "Xilinx" . Здесь наряду с основными
связями единичной длины (восемь линий в каждом из направлений) имеются
основные связи с линиями двойной длины (четыре линии в каждом из
направлений), шесть вертикальных и шесть горизонтальных длинных линий и
четыре линии глобального, т. е. общего для всей микросхемы тактирования.
В сегментированных линиях межсоединений задержки сигналов зависят от
путей их распространения, так как пути неидентичны и в них может
оказаться разное число ключей.
786
FPGA - ПРОГРАММИРУЕМЫЕ ПОЛЬЗОВАТЕЛЕМ ВЕНТЕЛЬНЫЕ МАТРИЦЫ
7.4.2. ПОПУЛЯРНЫЕ FPGA ФИРМЫ "XILINX"
Логический блок семейства FPGA ХС4000Е фирмы "Xilinx" (рис. 7.14)
иллюстрирует характерные особенности подобных блоков. Фирма "Xilinx"
является ведущей в области разработки FPGA, ее продукция занимает 30-40%
мирового рынка микросхем программируемой логики, ею был созда-
перспективный класс FPGA с триггерной памятью конфигурации.
Заметим предварительно, что на рис. 7.14 программируемость не отражена в
обозначениях мультиплексоров, так как все они являются программируемыми.
Логические преобразования выполняются тремя табличными преобразователями:
G, F и Н. Преобразователи G и F представляют собою программируемые
запоминающие устройства с организацией 16 х 1 и могут воспроизводить
любые функции четырех переменных. Через нижние входы мультиплексоров 1 и
2 выходы преобразователей G и F могут быть поданы на преобразователь Н
(память с организацией 8x1) для образования "функции от функций" с целью
получения функций, зависящих от более чем четырех аргументов.
Преобразователь Н может также использоваться как третий независимый
генератор функций со входами НО, Н1 и Н2, если через мультиплексоры 1 и 2
передаются сигналы их верхних входов. Имеется возможность добавления в
число аргументов преобразователя Н входного сигнала DIN. Таким образом,
два из входов преобразователя Н могут быть альтернативно заданы как
внешние входы или выходы преобразователей G и F, третий же вход Н1 всегда
является внешним.
А
Рис. 7.14. Схема логического блока микросхем семейства ХС4000Е
787
ПРОГРАММИРУЕМАЯ ЛОГИКА И ЕЕ ПРИМЕНЕНИЕ В МИКРОПРОЦЕССОРНЫХ СИСТЕМАХ
Как видно из схемы, на выход Y в зависимости от программирования
мультиплексора 4 могут подаваться значения функций G или Н, а на выход X
в зависимости от программирования мультиплексора 6 - значения функций F
или Н.
С помощью имеющихся функциональных преобразователей можно получать
различные результаты: три отдельные функции независимых переменных (две
от четырех аргументов и одну от трех при запоминании одного из выходов
триггером), любую функцию пяти переменных, некоторые функции большего
числа переменных (вплоть до девяти).
В зависимости от программирования мультиплексоров 3 и 5 триггеры
принимают данные от функциональных преобразователей или внешнего входа
DIN.
Сигнал тактирования триггеров К поступает от общего входа через
мультиплексоры 7 и 8, программирование которых позволяет индивидуально
выбирать полярность фронта, тактирующего триггер. Сигнал разрешения
тактирования ЕС (Enable Clock) также поступает от общего входа. Благодаря
наличию мультиплексоров 9 и 10 можно либо пользоваться сигналом ЕС, либо
постоянно разрешить тактирование сигналом логической единицы.
Триггеры имеют асинхронные входы установки SD (Set Direct) и сброса RD
(Reset Direct), один из которых через программируемый селектор S/R может
быть подключен к сигналу SR, который, в свою очередь, может
программироваться для подключения к любому из внешних выводов С1-С4.
Возможно подключение к разным линиям С1-С4 и для выходов других
мультиплексоров верхней строки (на рисунке не пронумерованы).
Блок ввода/вывода микросхем ХС4000Е (рис. 7.15) имеет два канала - для
ввода сигналов и для вывода. В каждом канале возможна как прямая передача
сигнала, так и с запоминанием его в триггере в зависимости от
программирования мультиплексоров
