Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
ввода/вывода. Это регистр управления порта В (РВС, адрес X:$FFED),
регистр направления данных порта В (PBDDR, адрес X:$FFE2) и регистр
данных порта В (PBD, адрес X:FFE4). Регистры PBDDR и PBD имеют
разрядность 24 бита, из которых используются только младшие 15 битов.
Соответственно установка в "1" бита в регистре PBDDR означает, что данная
линия порта В используется для вывода, в противном случае - для ввода.
Установка в "1" бита 0 в регистре РВС означает, что порт В используется в
качестве host-интерфейса, иначе порт В используется для стандартного
ввода/вывода.
Адреса регистров периферийных устройств приведены на рис. 6.30.
Host-интерфейс (HI)
Структура HI. HI - 8-битный полнодуплексный, с двойной буферизацией
параллельный порт, который может быть соединен непосредственно с шиной
данных host-npo-цессора.
23
16
15
X:$FFFF
X.SFFFE
X:$FFFD
X:$FFFC
X:$FFFB
X:$FFFA
X:$FFF9
X:$FFF8
X:$FFF7
X:$FFF6
X:$FFF5
X:$FFF4
X:$FFF3
X:$FFF2
X:$FFF1
X:$FFF0
X:$FFEF I
X:$FFEE
X:$FFEB
X:$FFEA
X:$FFE9 !
X:$FFE8
X.SFFE7
X:$FFE6
X:$FFE5
X:$FFE4
X:$FFE3
X:$FFE2
X:$FFE1
X:$FFE0
X:$FFDF
X:$FFC0
Регистр приоритета прерываний (IPR)
Регистр управления порта A (BCR)
Резерв
Резерв
Резерв
Резерв
Резерв
Резерв
Резерв
SCI HI - регистр данных (SRX/STX)
SCI MID - регистр данных (SRX/STX)
SCI LOW - регистр данных (SRX/STX)
SCI - регистр адреса передачи данных (STXA) Регистр управления SCI (SCCR)
Регистр статуса управления SCI (SSR)
Регистр управления интерфейса SCI (SCR) Регистр приема/передачи данных
SSI (RX/TX Регистр слота статуса/времени SSI (SSISR/TSR) Регистр
управления В SSI (CRB)
Регистр управления A SSI (CFtA)
Регистр приема/ передачи HOST (HRX/HTX) Резерв
Регистр статуса HOST (HRX/HTX)
Регистр управления HOST (HSR)
Резерв
Резерв
Регистр данных порта С (PCD)
Регистр данных порта В (PBD)
Регистр направления данных порта С (PCDDR) Регистр направления данных
порта В (PBDDR) Регистр управления порта С (РСС)
Регистр управления порта В (РВС)
Резерв
Резерв
Рис. 6.30. Карта памяти периферийных устройств на кристалле
703
ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
X:SFFE8 Шина да иных DSP
- $0 ICR Регистр управления прерываниями (чтение/запись)
HCR м- Л > к Регистр управления HOST (чтение/запись)
X: S F FE9
$1 Регистр вектора команд Регистр
статуса HOST (только чтение)
CVR (чтение/запись) HSR
$2 ISR Регистр статуса прерываний (только чтение)
Шина данных HOST MPU < > $3 IVR Регистр вектора прерываний
(чтение/запись)
X:$FFE9
Н0-Н7 -4 $5 Регистр байтов приемника ^.(только чтение)
НТХ
RXH Регистр передатчика данных
HOST (только
$6 У
4 RXM 24 запись)
$7
<4 RXL ' 24
X:SFFE9
$5 Регистр байтов передатчика HRX
тхн Регистр приемника данных
HOST (только
^ $6
тхм 24 чтение)
$7 1 г
TXL
Рис. 6.31. Структура HI
Host-процессор может быть микроконтроллером, микропроцессором, другим DSP
или аппаратным ПДП, поскольку этот интерфейс работает со статической
памятью. HI - асинхронный интерфейс и содержит два банка регистров: один
банк, доступный host-процес-сору, и второй банк, доступный процессору DSP
(рис. 6.31).
HI имеет следующие параметры: скорость: 8 Мбайт/с - передача пакетов;
1,71 миллион слов/с - скорость передачи данных при обработке прерываний
(мах).
сигналы (15): Н0-Н7 - шина данных; НА0-НА2 - выбор адреса; HR/-.W -
управление чтением/записью; -.HEN - разрешение передачи; -,HREQ - запрос;
-.HACK - ответ.
Host-интерфейс со стороны процессора DSP. Процессор DSP рассматривает HI
как периферийное устройство, занимающее три 24-битных слова в
пространстве памяти данных. DSP может использовать HI как обычную
периферию, входящую в карту памяти. Отдельные регистры приемника и
передатчика данных имеют двойную буферизацию, что существенно повышает
скорость передачи данных.
Регистры интерфейса доступны с помощью стандартных инструкций и режимов
адресации. При программном и аппаратном сбросе HI запрещен, и порт В
используется для стандартного ввода/вывода.
704
ПРОЦЕССОРЫ СЕМЕЙСТВА DSP56000
Программная модель со стороны порцессора DSP. Программная модель со
стороны программиста DSP показана на рис. 6.32.
Регистр управления HI (HCR). 8-битный регистр управления используется в
DSP для управления прерываниями HI и флагами. Регистр недоступен host-
процессору. HCR занимает младший байт внутренней шины данных, старшие
байты шины данных заполняются нулями. Отдельные биты регистра могут быть
установлены в "1" или сброшены в "О". Резервные биты читаются нулями.
Разрешение прерываний приемника (HRIE - бит 0).
Бит используется для разрешения прерываний DSP, если приемник данных
заполнен. Программный и аппаратный сбросы устанавливают этот бит в "О".
Разрешение прерываний передатчика (HTIE - бит 1).
Бит используется для разрешения прерываний DSP, если передатчик данных
