Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
возникающих при выполнении команд FPU:
РЕ- признак нарушения точности;
UE- признак антипереполнения;
ОЕ- признак переполнения;
ZE- признак деления на нуль;
DE- признак денормализованного операнда;
IE-признак неправильной операции.
15 14 1 3 1 2 1 1 10 9 8 7 6 5
4 3 2 1 О
TW FPSR FPCR
Рис. 2.5. Форматы содержимого регистров TW, FPSR, FPCR
R7
tag7 tag6 | tag5 tag4 tag3 tag2 tag1 tagO
В СЗ ТОР | СЗ C1 I CO ES SF PE UE OE ZE DE
IE
X X x | x | RC PC X X PM UM OM ZM DM IM
|ТОР| FPSR FPCR TW
Регистры данных FPU (арифметический стек) Теги
79 0 1 0
R0 R1 R2 R3 R4
R5
R6 R7
ПРОЦЕССОРЫ ОБЩЕГО НАЗНАЧЕНИЯ И СИСТЕМЫ НА ИХ ОСНОВЕ
Таблицу 2.1
Управление округлением при операциях FPU
RC Метод округления
00 К ближайшему чиспу
01 К минус бесконечности
10 К плюс бесконечности
11 К нулю
Таблица 2.2
Точность представления результата _________ при операциях
FPU______________
PC Т очность представления
00 Одинарная
01 (Не используется)
10 Двойная
11 Расширенная
Регистр управления FPCR(рис. 2.5) содержит в младшем байте биты PM, UM,
ОМ, ZM, DM, IM, маскирующие соответствующие признаки ошибок, фиксируемых
в регистре состояния FPSR. При единичном значении бита маски запрещается
прерывание при возникновении соответствующей ошибки FPU. При нулевом
значении бита маски установка соответствующего признака ошибки FPU
вызывает прерывание процессора.
Старший байт в регистре управления FPSR определяет режим округления и
точность представления результатов вычислений:
RC-поле управления округлением (табл. 2.1) определяет выбор одного из
методов округления результата операций FPU;
PC- поле управления точностью (табл. 2.2) задает точность представления
результатов арифметических операций FPU: одинарную (23 разряда мантиссы,
8 разрядов порядка), двойную (52 разряда мантиссы, 11 разрядов порядка)
или расширенную (64 разряда мантиссы, 15 разрядов порядка).
Поле PC учитывается только при выполнении команд FADD, FSUB, FDIV, FMUL,
FSQRT. Для остальных команд FPU используется расширенная точность.
Регистры -указатели команд FIPu данных FDPслужат для идентификации
команды, вызвавшей ошибку операции FPU. Содержимое этих регистров зависит
от режима работы процессора. В реальном режиме при возникновении ошибки
при выполнении команды FPU в эти регистры заносятся адрес и код операции
данной команды, адрес использованного операнда. В защищенном режиме в них
заносятся селекторы сегментов и относительные адреса команды и операнда.
Эта информация используется подпрограммой обработки прерываний для
выяснения причины ошибки FPU.
Системные регистры. В состав этой группы регистров (рис. 2.6) входят
регистры управления CR4-CR0, регистры системных адресов GDTR, LDTR, IDTR,
TR и регистры отладки DR7-DR0. Эти регистры доступны только в защищенном
режиме для программ, имеющих максимальный уровень привилегий 0. Для
доступа к системным регистрам используются специальные команды пересылки
данных.
Регистры управления процессора имеют следующее назначение:
CR0 - содержит биты, определяющие режим работы процессора (рис. 2.7, а);
CR2- содержит 32-разрядный базовый адрес страницы, при обращении к
которой зафиксирована ошибка при страничной адресации;
CR3 - содержит базовый адрес таблицы каталога страниц (20 старших битов),
а также биты, управляющие загрузкой страниц в кэш-память данных (рис.
2.7, б);
CR4 - содержит биты, обеспечивающие расширение функциональных
возможностей, реализуемое в процессорах Pentium и Р6 (рис. 2.7, в).
Форматы содержимого регистров CRO, CR3, CR4 приведены на рис. 2.7.
Регистр CR1 в процессорах Р6 и более ранних моделях не используется
(резервирован для последующих моделей).
СТРУКТУРА И ФУНКЦИОНИРОВАНИЯ ПРОЦЕССОРОВ INTEL Рв
Регистры управления
31_________________________________________О
CR0
CR1
CR2
CR3
CR4
Регистры системных адресов 47 16 15 О
GDTR
IDTR
Базовый адрес Граница таблицы
Дескрипторы таблиц
LDTR ,
TR 1 1 j
Базовый Г раница Атрибуты
адрес таблицы таблицы
Регистры отладки 31 О
DR0 DR1 DR2 DR3 DR4 DR5
_____________________DR6____________________
DR7
Рис. 2.6. Системные регистры процессоров Р6
Регистр управления CRO (рис. 2.7, а) содержит 11 битов, задающих режим
работы различных блоков процессора:
РЕ - разрешение защиты, установка значения бита РЕ = 1 переводит
процессор в защищенный режим, бит РЕ совместно с битом PG определяет
режим работы процессора (см. табл.2.1);
МР-управление работой FPU, при установке значения МР = 1 и переключении
задач (установка бита TS = 1) выборка команды WAIT (FWAIT) вызывает
исключение типа #NM (отсутствие FPU);
ЕМ-эмуляция FPU, при установке значения ЕМ = 0 указывает на присутствие в
системе блока FPU; установка значения ЕМ=0 вызывает при выборке команды
FPU исключение типа #NM (отсутствие FPU), которое должно обеспечить
обращение к под-программе, эмулирующей работу FPU;
TS - признак переключения задачи, принимает значение TS= 1 при каждом
переключении задачи и проверяется при поступлении команд FPU: если TS =
