Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
каналов (2B+D). В первом случае для обработки трех каналов пришлось
задействовать три SCC-контроллера (SCC2, SCC3, SCC4), объединив их в
мультиплексируемом режиме работы, а во втором - только один SCC2.
Освободившиеся SCC-контроллеры можно использовать для реализации
дополнительных линий связи или просто выключить, чтобы снизить
потребление энергии и повысить производительность системы. Дополнительно
контроллер SCC1 используется для подключения к сети Ethernet, а SMC-
контроллер, работающий с протоколом UART, -для передачи данных на
терминал компьютера контроля. Оба контроллера - и SCC1 и SMC2 настроены
на NMSl-режим работы. Порт SPI используется для настройки режимов работы
микросхемы ISDN-передатчика. Если во втором варианте схемы заменить
контроллер на МРС860МН и S/T-передатчик МС145574 - на микросхему DS2180A,
то получим схему моста Ethemet-PRI ISDN, обслуживающую 32-канальный ISDN
(ЗОВ +1D) на одном 5СС2-контроллере.
Рис. 5.89. Пример реализации моста Ethernet-BRI ISDN на основе
контроллера MPC860EN
566
ПОДДЕРЖКА ПРОТОКОЛОВ В КОММУНИКАЦИОННЫХ КОНТРОЛЛЕРАХ
Рис. 5.90. Пример реализации моста Ethernet-BRI ISDN на основе
контроллера МРС860МН
Обратите внимание, что если один временной канал TDM-кадра занят QMC SCC-
контроллером для работы с логическими каналами, то остальные временные
каналы без ограничений могут быть использованы для нормальной работы
другими SCC- и SMCi контроллерами.
При работе с QMC-протоколом могут регистрироваться следующие типы ошибок.
• Ошибка в битах данных обычно регистрируется контроллером, который
работает с конкретным протоколом в соответствии с правилами работы этого
протокола. Обычно это может быть ошибка CRC контрольной суммы, ошибка
длины кадра протокола, ошибка кадра, длина которого не кратна 8 битам.
Эти типы ошибок регистрируются коммуникационными контроллерами и
отмечаются в битах ошибок буферов дескрипторов приемника или передатчика.
• Ошибка тактовых импульсов. При программировании памяти маршрутизации
пользователь задает общую длину TDM-кадра в битах, таким образом,
известно число тактовых импульсов между двумя строб-импульсами.
Внутренние схемы контроллера подсчитывают число тактов между стробами и
регистрируют ошибку, если оно не совпадает с ожидаемым.
• Ошибка импульсов синхронизации связана с моментом прихода внешнего
строб-импульса. Если пользователь неправильно запрограммировал память
маршрутизации, то момент окончания обработки TDM-кадра может не совпасть
с реальным концом кадра, приходящим от внешнего источника и отмечаемым
внешним сигналом. Организация памяти QMC-протокола. SCC-контроллер, для
которого выбран QMC-
протокол, в целом функционирует аналогично SCC-контроллерам, которые
работают с обычными коммуникационными протоколами. При обмене данными
используется структура буферов данных и буферных дескрипторов, память
параметров служит для реализации контрольных функций в соответствии с
выбранным протоколом. Карта распределения внутренней двухпортовой памяти
в контроллере МРС860МН та же, что и в базовой модификации контроллера.
Для каждого SCC-канала в памяти параметров выделена специальная область
(страница), где хранятся общие и протокол-ориентированные параметры
настройки выбранного SCC-контроллера. При работе с QMC-протоколом на этих
страницах будут храниться параметры настройки и указатели для всех
логических каналов, с которыми будет
567
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
работать SCC-контроллер. Но так как для хранения параметров логических
каналов необходимо OxAF байт памяти, то другие контроллеры, параметры
которых располагались на той же странице памяти параметров, временно не
будут доступны. Например, в МРС860МН при работе SCC1-контроллера с QMC-
протоколом РС-контроллер не будет доступен.
Память параметров QMC-контроллера так же состоит из двух частей: в первой
части описываются параметры, общие для всех логических каналов, во второй
части - параметры работы каждого логического канала в отдельности (канал-
ориентированная память).
Большую часть памяти параметров (табл. 5.59) занимают TSA-таблицы для
приемника и для передатчика. В нормальном режиме работы используются две
таблицы - TSATRx и TSATTx по 32 ячейки каждая, которые располагаются в
памяти по адресам от SCC base+0x20 и до SCC base+OxAO, и переменные
Rx_S_PRT и Tx_S_PTR указывают на расположение этих таблиц в памяти
параметров (более точно, они задают смещение начала таблицы относительно
адреса DPRBASE). Но при поддержке 64 логических каналов используется одна
объединенная таблица из 64 ячеек, которая содержит общие параметры и
приемника и передатчика и которая располагается в памяти по тем же
адресам. В этом варианте приемник и передатчик работают с одинаковым
закреплением между временными каналами и логическими каналами. Если же
такой вариант распределения памяти не может быть применен, так как
приемник и передатчик должны иметь разные параметры настроек, тогда для
