Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
Передатчика ТхЬ канала TDMb 192-255 -
Режим 4:
Приемника RXa канала TDMa 00-31 32-63
Передатчика Тха канала TDMa 128-159 160-191
Приемника RXb канала TDMb 64-96 097-127
Передатчика ТхЬ канала TDMb 192-223 224-255
Режим 2. SI RAM разделена на четыре части - по 32 ячейки у МРС860.
Максимальное число обрабатываемых временных каналов в кадре - 32.
Работает только канал TDMa. Распределение памяти проиллюстрировано в
табл. 5.48.
Режим 3. SI RAM разделена на четыре части - по 32 ячейки у МРС860.
Максимальное число обрабатываемых временных каналов в кадре - 32.
Работают оба TDM-канала. Теневая память не используется (табл. 5.48). Все
ячейки расположены в основной памяти.
Режим 4. SI RAM разделена на восемь частей - по 16 ячейки у МРС860.
Максимальное число обрабатываемых временных каналов в кадре - 16.
Работают оба TDM-канала (табл. 5.48).
Пользователь может в любой момент времени прочитать содержимое регистра
статуса SI (SISTR), формат которого показан на рис. 5.84, и определить,
какая часть SI RAM считается основной в текущий момент времени.
0 1 2 3 4 5 6 7
CSORa CSOTa CSORb CSOTb Зарезервировано
Рис. 5.84. Формат регистра статуса SISTR памяти маршрутизации
Значение бита CRORa определяет адреса ячеек основной памяти, которые
выделены для работы с приемником RXa канала TDMa (табл. 5.49). Значение
бита CROTa определяет адреса ячеек основной памяти, которые выделены для
работы с передатчиком ТХа канала TDMa (табл. 5.49).
Таблица 5.49
Основная память приемника и передатчика TDMa-канала
Адрес ячеек Для приемника Для передатчика
Бит CRORa = 0 Бит CRORa = 1 Бит CROTa - 0 Бит CROTa - 1
При работе с одним TDM-каналом 0-63 64-127 128-191 192-255
При работе с двумя TDM-каналами 0-31 32-63 128-159 160-191
553
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
Значения битов CRORb и CROTb определяют адреса ячеек основной памяти,
которые выделены для работы с приемником RXb и передатчиком ТХЬ канала
TDMb (табл. 5.50). Значения этих битов имеют смысл, только если TSA
настроен на работу с двумя TDM-каналами.
Таблица 5.50
Основная память приемника и передатчика TDMb-канала
Адрес ячеек Для приемника Для передатчика
Бит CRORa = 0 Бит CRORa = 1 Бит CROTa = 0 Бит CROTa = 1
При работе с двумя TDM-каналами 64-95 96-127 192-223 224-255
IDL-интерфейс. IDL интерфейс - полнодуплексный ISDN-интерфейс,
предназначенный для подключения сетевых устройств к коммуникационному
контроллеру. Для выхода на S/T-интерфейс требуется дополнительно на
выводах контроллера подключать специальный S/T-трансивер, например,
Motorola МС145474.
Контроллер МРС860 поддерживает все каналы IDL-протокола в режимах работы
basic ISDN и primary ISDN. В режиме basic ISDN данные передаются по трем
временным каналам (В1 и В2 - 8-битные информационные каналы, D - 2-битный
канал управления) в виде 20-битного кадра со скоростью 160 Кбит/с.
Коммуникационные контроллеры могут работать только как пассивные (slave)
ISDN-устройства, поэтому тактовая частота и сигнал строба начала кадра
должны поступать от внешнего активного (master) устройства. Все
контроллеры поддерживают полнодуплексный режим обмена и имеют независимые
линии приема и передачи данных, но одни и те же сигналы тактовой частоты
и строба кадра используются и для приемника, и для передатчика. СРМ может
обрабатывать IDL-протокол одновременно на двух TDM-каналах, причем каждый
канал может иметь свои сигналы синхронизации и стробирования. Назначение
сигналов IDL-интерфейса приведено в табл. 5.51.
Таблица 5.51
Назначение сигналов IDL-интерфейса
Сигнал интерфейса Назначение сигнала
L1RCLKX L1 RSYNCx HRXDx HTXDx L1 RQx L1GRx Внешняя тактовая частота
Внешний строб начала IDL-кадра Принимаемые данные Передаваемые данные
Запрос на передачу по D-каналу Разрешение передачи (СРМ принимает этот
сигнал на входе L1TSYNC)
СРМ поддерживает две разновидности IDL-кадров: 8-битный и 10-битный.
Разница заключается только в порядке передачи битов внутри кадра. Общая
длина IDL-кадра постоянна и равна 20 битам. Функциональное назначение
полей в обоих типах кадра совпадает. Ранние версии Motorola IDL-
интерфейса, например в СР контроллера МС68302 (рис. 5.85), поддерживали
дополнительно два однобитовых канала: (auxiliary) A-канал и (maintenance)
М-канал, которые использовались для передачи информации о дополнительном
управлении и контроле обмена между сетевыми устройствами. При желании
пользователь может запрограммировать в СРМ TDM-каналы на передачу через
эти битовые служебные каналы "прозрачной" информации от любого SCC или
SMC-контроллера.
554
ПОДДЕРЖКА ПРОТОКОЛОВ В КОММУНИКАЦИОННЫХ КОНТРОЛЛЕРАХ
LISYNC
_п_______________________________________________________________________
________
LITxD Т ретье
LIRxD В1 и А В2 состояние В2 D М
Ai ПТ А ' к ^ А к От любого SCC-
канала
SMC2 SMC1
Рис. 5.85. IDL-кадр в контроллере МС68302
Поскольку IDL-интерфейс поддерживает рекомендации CCITT I.460, то каждый
