Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 177

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 171 172 173 174 175 176 < 177 > 178 179 180 181 182 183 .. 528 >> Следующая

разрядных МК различных фирм, то необходимо отметить следующие
особенности.
• Число каналов входного сравнения и выходного захвата (1C и ОС), которые
реализованы в модуле усовершенствованного таймера МК, может быть
различно. Так, в МК семейства НС05 Motorola типовыми решениями являются
модули 2IC+20C или 1IC+10C, и модуль таймера в составе МК всегда только
один. МК семейства НС11 Motorola имеют в своем составе модуль таймера с
конфигурацией 4IC+50C. МК PIC16 Microchip содержат до трех модулей
таймеров, но обязательно со структурой 1IC или ЮС (обозначается IC/OC).
• В ряде модулей каналы могут быть произвольно настроены на функцию
входного захвата (IC) или выходного сравнения (ОС) посредством
инициализации.
• Счетчик модуля усовершенствованного таймера может не иметь функции
программного останова, т. е. он будет считать всегда. Поскольку в этом
случае состояние счетчика нельзя синхронизировать с каким-либо моментом
работы МП системы, то такой счетчик характеризуют как свободно считающий
(free counter).
• Часто счетчик таймера не имеет опции тактирования внешним сигналом, т.
е. не может работать в режиме счетчика событий.
Аппаратные средства усовершенствованного таймера позволяют решить многие
задачи управления в реальном времени. Однако процесс совершенствования
алгоритмов управления предъявляет все новые требования к структуре МК. И,
как следствие, все более отчетливо проявляются ограничения модулей
усовершенствованного таймера:
• недостаточное число каналов сравнения и захвата, принадлежащих одному
счетчику временной базы; в результате невозможно сформировать
синхронизированные между собой многоканальные импульсные
последовательности;
• однозначно определенная конфигурация каналов (или захват или сравнение)
часто не
удовлетворяет пользователя;
• с использованием средств выходного сравнения возможно формирование
сигнала по способу широтно-импульсной модуляции (ШИМ), однако несущая
частота ШИМ сигнала тем меньше, чем больше вычислений требуется выполнять
при реализации алгоритма управления и чем больше число ШИМ каналов
требуется реализовать. Следующий этап в развитии модулей подсистемы
реального времени - модули
процессоров событий. Впервые модули процессоров событий были предложены
фирмой "Intel" в составе МК 8xC51FA/FB/FC/GB, позже аналогичный модуль
появился в МК с ядром MSC-51 фирмы "Pfilips". Модуль, который входит в
состав перечисленных МК, носит название программируемого счетного массива
РСА (Programmable Counter Array). В МК других фирм аналогичные по
функциональному назначению модули обозначают САРСОМ ("Infineon"), TIM08
(семейство FIC08 Motorola).
Структурная схема процессора событий приведена на рис. 4.13. Модуль
процессора событий содержит в себе 16-разрядный счетчик временной базы и
некоторое количество универсальных каналов захвата/сравнения. Счетчик
может тактироваться импульсной последовательностью с выхода
программируемого делителя частоты стробирования межмодульных магистралей
fBUS или внешним генератором. Счетчик имеет опции пуска/ останова и
сброса в "О". В некоторых моделях процессора событий счетчик временной
базы доступен для чтения "на лету". Режим чтения "на лету"
предусматривает автоматическое копирование содержимого старшего и
младшего байтов счетчика в специальные буферные регистры в момент
выполнения операции чтения указанного в спецификации байта счетчика
(старшего или младшего). Тогда при чтении второго байта счетчика
возвращается код из соответствующего буферного регистра. Тем самым
исключается ошибка считывания по причине изменения состояния счетчика
временной базы за время чте-
307
8-РАЗРЯДНЫЕ МИКРОКОНТРОЛЛЕРЫ
ВХОД/ВЫХОД
Рис. 4.13. Структурная схема процессора событий
ния. Наиболее совершенные модели процессора событий 8-разрядных МК
допускают изменение коэффициента счета счетчика временной базы или, что
то же самое, изменение периода его работы. Для этого в составе модуля
имеется двухбайтовый программно доступный регистр периода и
многоразрядный цифровой компаратор (не путать с каналом захвата). При
совпадении текущего кода счетчика временной базы с кодом периода триггеры
счетчика временной базы автоматически сбрасываются в "О".
Универсальные каналы захвата/сравнения в процессоре событий полностью
идентичны друг другу и в зависимости от программных настроек могут
работать в одном из трех режимов:
1) режим входного захвата;
2) режим выходного сравнения;
3) режим широтно-импульсной модуляции (ШИМ).
Первые два режима по принципу действия ничем не отличаются от аналогичных
режимов модуля усовершенствованного таймера. Программно-логическая модель
каждого канала включает двухбайтовый регистр данных канала и триггер
события. В зависимости от выбранного режима регистр данных канала
используется аппаратными средствами для записи кода временной базы в
момент наступления входного захвата или для хранения кода выходного
сравнения. Триггер устанавливается при наступлении любого из этих
Предыдущая << 1 .. 171 172 173 174 175 176 < 177 > 178 179 180 181 182 183 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed